Intel et Cadence renforcent leur collaboration afin d'accélérer la conception de circuits intégrés sur les nœuds de processus 18A et au-delà
Conformément aux informations fournies par le récent communiqué de presse d'Intel ( ), Intel Foundry Services (IFS) et Cadence Design Systems Incintel Foundry Services (IFS) et Cadence Design Systems Inc. ont annoncé un accord stratégique pluriannuel visant à développer conjointement une propriété intellectuelle personnalisée et des techniques d'optimisation pour la technologie du processus 18A d'Intel. Cette technologie incorpore des transistors RibbonFET gate-all-around et PowerVia backside power delivery.
Cette collaboration vise à rationaliser les projets de systèmes sur puce (SoC), en se concentrant sur la technologie du processus 18A d'Intel et au-delà. En intégrant des technologies avancées de transistors et de distribution d'énergie, le partenariat vise à améliorer les performances, l'efficacité énergétique et la conception globale des puces. Ciblant des segments de marché tels que l'intelligence artificielle/l'apprentissage automatique, l'informatique à haute performance et l'informatique mobile haut de gamme, la collaboration vise à répondre à la demande de normes IP avancées afin de maximiser les avantages des technologies avancées de conditionnement et de traitement du silicium.
Selon Stuart Pann, vice-président senior et directeur général d'Intel Foundry Services (IFS), le partenariat élargi avec Cadence devrait renforcer l'écosystème IP pour les clients d'IFS. M. Pann a souligné le potentiel des solutions de conception de Cadence pour faciliter le développement de SoC à haut volume, à haute performance et à faible consommation d'énergie sur les technologies de processus d'Intel.
Le portefeuille de Cadence comprend des protocoles de mémoire avancés, PCI Express et UCI Express, qui devraient permettre des conceptions évolutives et de haute performance. Ces conceptions devraient accélérer la mise sur le marché et tirer parti des technologies de silicium avancées et des capacités d'emballage 3D-IC d'IFS.
Source(s)
