Des DLC pour les centres de données : Le Software Defined Silicon d'Intel dans les prochains Xeon Sapphire Rapids verrouille les caractéristiques du processeur derrière un mur payant
À la fin de l'année dernière, des pilotes Linux pour ce qui semblait être la fonction SDSi (Software Defined Silicon) d'Intel ont été découverts pour la première fois sur https://www.phoronix.com/scan.php?page=news_item&px=Intel-Software-Defined-Silicon. Ces fonctionnalités devraient faire leur apparition plus tard au printemps 2022 avec le noyau Linux 5.18. Selon les notes, le nouveau pilote prend en charge "le mécanisme post-fabrication pour l'activation de fonctionnalités supplémentaires du silicium".
The Register a attiré l'attention d'Intel sur ce point à l'époque et a reçu la réponse suivante,
Nous n'allons pas entrer dans beaucoup de détails sur le Software Defined Silicon pour le moment. Comme vous le savez, Intel soumet régulièrement au noyau Linux du code qui pourrait être utilisé dans de futurs produits. Et c'est ce qui s'est passé dans ce cas. Si nous prévoyons de mettre en œuvre ces mises à jour dans de futurs produits, nous fournirons une explication plus approfondie de la façon dont elles sont mises en œuvre à ce moment-là."
Étant donné qu'Intel prévoit de soumettre l'intégralité des commits du noyau 5.18 au printemps, on peut probablement supposer que les futurs CPU Sapphire Rapids Xeon de 4ème génération seront les premiers à mettre en œuvre SDSi. Les caractéristiques exactes qu'Intel mettra sous licence dans le cadre de SDSi ne sont pas encore connues. Il n'y a pas non plus d'informations sur la façon dont cela fonctionne. Cependant, selon Phoronix,
Le pilote du noyau SDSi expose une interface par socket afin que leur application en espace utilisateur puisse fournir un certificat de clé d'authentification qui est écrit dans la NVRAM interne, fournir leur "charge utile d'activation de capacité", et lire le certificat d'état SDSi qui montre l'état de la configuration du CPU pour un processeur donné".
Cela étant dit, sur la base de l'ensemble des fonctionnalités que nous avons vues avec les UGS Xeon Scalable de 3e génération, Intel pourrait proposer des "DLC" répondant à divers cas d'utilisation spécialisés tels que la prise en charge de la mémoire DDR de grande (jusqu'à 4,5 To) et de moyenne (jusqu'à 2 To) taille, l'option AVX-512, la virtualisation des réseaux, les densités de machines virtuelles, Intel Speed Select, etc.
D'une certaine manière, cela pourrait être une décision rentable puisque tous les clients n'ont pas besoin d'utiliser toutes les fonctionnalités du processeur. D'une certaine manière, cela pourrait être une décision rentable, car tous les clients n'ont pas besoin d'utiliser toutes les fonctions du processeur. Intel peut également fabriquer moins de variantes de noyau/horloge/TDP/ensemble d'instructions et permettre à l'utilisateur de débloquer manuellement les fonctions au fur et à mesure que les flux de travail évoluent. Cela permet également aux entreprises et aux centres de données d'acheter des capacités en fonction de leurs besoins sans avoir à reconfigurer l'ensemble du serveur au niveau matériel.
Le concept de paywall pour les CPU d'Intel n'est pas vraiment nouveau. En 2010, la société a d'abord joué avec une idée semblable à celle des DRM une idée semblable à un DRM, appelée Intel Upgrade Service, qui permettait de "débloquer" un cache supplémentaire de 1 Mo sur le processeur Clarkdale Pentium G6951 de 2,8 GHz pour une carte de mise à niveau de 50 USD achetable sur Best Buy.
Bien qu'elle ait été sévèrement critiquée par la presse, la société a étendu le programme aux Core i3 Sandy Bridge de 2011. Par exemple, le Core i3-2312M cadencé à 2,1 GHz et doté d'un cache de 3 Mo pouvait être "mis à niveau" vers le Core i3-2393M cadencé à 2,5 GHz et doté d'un cache de 4 Mo. Bien qu'Intel ait fait de son mieux pour défendre cette approcheà l'époque, le service de mise à niveau a été abandonné en 2011 même.
Il reste à voir si une résurrection de ce modèle trouvera du succès dans le segment des entreprises et des centres de données.
Source(s)
